PAT-NO:

JP404144276A

DOCUMENT-IDENTIFIER: JP 04144276 A

TITLE:

SEMICONDUCTOR INTEGRATED CIRCUIT

PUBN-DATE:

May 18, 1992

INVENTOR-INFORMATION:

NAME KIKUTA, SHIGERU MORI, SHIGERU MOROOKA, KIICHI MIYAMOTO, HIROSHI SUWA, MASATO KINOSHITA, MITSUYA

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI ELECTRIC CORP

N/A

APPL-NO: JP02268809

APPL-DATE: October 5, 1990

INT-CL (IPC): H01L027/10, H01L027/04

ABSTRACT:

PURPOSE: To suppress an increase in the area of a chip and to reduce a signal propagation delay due to a wiring by a method wherein the chip is splitted into subchips, a control circuit is arranged in every subchip to perform a split operation and at the same time, each subchip is further split into a plurality of memory cell array blocks to perform a split operation in every memory cell array block.

CONSTITUTION: In the case of a readout operation, a signal read out from a selected memory cell array block 3 is sent to a subchip control circuit region 2 arranged in the center of a subchip, is amplified there and thereafter, is sent to a pad, an input first-step buffer and an output final-step region 1 and is outputted from a bonding pad to the outside via a data output buffer. Accordingly, even if a memory cell array situated at the outermost end of a chip is driven by a control signal or an address signal generated at the region 2 arranged in the center of the subchip form the region 2, a wiring is shortened to half or thereabouts of the length of the shorter sides of the chip and a signal propagation delay due to the wiring is suppressed.

COPYRIGHT: (C) 1992, JPO& Japio

◎ 公 闊 特 許 公 報 (A) 平4-144276

®Int. Cl. 5 H 01 L 27/10 識別配号 庁内盛理番号 49公開 平成4年(1992)5月18日

27/04

461 8624-4M 7514-4M Α

審査請求 未諳求 請求項の数 1 (全5百)

60発明の名称 半導体集積回路

②特 願 平2-268809

223出 願 平2(1990)10月5日

@発 明 者 菊 Œ 粱 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ エス・アイ研究所内

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ 個発 明 者 森 茂

エス・アイ研究所内

個発 明 者 岡 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ 諸 殺

エス・アイ研究所内

明 博 司 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ @発 者 宮 本

エス・アイ研究所内

勿出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 大岩 増雄 外2名

最終頁に続く

樃 無 ₽

1 発明の名称

半導体兒和回路

2 特許 即求の 50 囲

複数のセルアレイと、上記複数のセルアレイに 対応した団作を制御する第1の制御回路よりなる 複数のセルアレイプロックと、複数の上記セルア レイブロックの中央に配置された複数の上記セル アレイブロックの動作を制御する窮2の制御回路 よりなる複数のサブチップと、チップの入出力及 び全体を制御する第8の制御回路より椒成される てとを特徴とする半辺体臭酊回路。

3. 発明の辞細な説明

(産党上の利用分野)

この朔明は分散記録したセルアレイプロックを 有する半導体氛衍回路に関するものである。

〔従来の技術〕

第4図は従来の半耶体メモリの朝成を示す図で ある。図において、切はパッド及び入出力パッフ ァ領域、(1)はテップ制御回路領域、(3)はメモリセ

ルアレイプロッタである。パッド及び入出力パッ ファ領域のは、外部との入出力のためのポンディ ングパッドと、アドレス信号を含めた入出力信号 のパッファと、1部の周辺回路、及びそれらの信 **号配似とからなる。チップの中央に配収されたチ** ップ制御回路領域側はデップ全体の制御をつかき どる制御回路やプリデコーダ等のアドレス系の信 **骨発生回路からなる。メモリセルアレイブロック** B)はチップの↓分の1の容量をもつメモリセルア レイと、それに付随するデコーダ、センスアンプ、 入出力ラッチ、及びこのアレイを窓助する一部の 制御回路からなる。

次に助作について説明する。ポンディングパッ ドを介して入力された信号は入出力パッファで切 闘された後にチップの中央に配口されたチップ劇 **興回烙領域(1) に行き、そこでアドレスにより特定** のメモリセルアレイプロック(8)が忍択され、忍択 されたメモリセルアレイプロック(8)に対してひる 込みらしくは睨み出しの団作が行なわれる。鼠み 出し勁作の恐合、囚択されたメモリセルアレイプ

ロッグ(0)から読み出された信号はチップの中央に 配置されたチップ制御回路領域のへ送られ、そこ で増幅された後にパッド及び入出力パッファ領域 のに送られデータ出力パッファを介してポンディ ングパッドから外部に出力される。従って、チッ プの中央に配置されたチップ制御回路領域(8)で生 成された制御信号やアドレス系の信号はそこから チップの最外端にあるメモリセルアレイを駆動す ることになり、配線はチップの長辺の長さの半分 程度となり、配線の遅延が問題となる。そこで、 この配装の遅延を抑えるために信号駆動トランジ スタのサイズを大きくして駆動能力を上げる構成 をとっている。また、チップ制御回路領域(8)で生 成される信号の建築は外部から入出力される信号 の数倍となるため、メモリセルアレイを駆動する 一部の信号は各メモリセルアレイブロック(8)内に 配置する。このことによりチップ制御回路領域(8) から各メモリセルアレイプロック側に送られる信 号の本数を減らすとともにメモリセルアレイを駆 助する信号を発生する回路の負荷を減少させ、高 速化及び低消費電力化のための工夫がなされている。しかし、チップ制御回路領域(8)はチップの中央一カ所にまとめて配置されているため、制御回路間の信号配線もかなりの距離(チップの短辺の長さ程度)を配線しなければならない。

(発明が解決しようとする課題)

従来の半導体集積回路は以上のように構成されているので、チップ制御回路領域とメモリセと、イブロック間やチップ制御回路領域内などが、信号配線の本数の多い領域で信号配線の長さが長さいため、記録がよる信号の選延が大きなる。また、この選延を小さくするために信号発生回路の駆力の増大や消費電力の増大などの問題点があった。

この発明は上記のような問題点を解決するためになされたもので、配線による遅延を小さく抑え、 高速に動作するとともに低消費電力の半導体集積 回路を得ることを目的とする。

(課題を解決するための手段)

上記のような目的を達成するために本発明に係る半導体集積回路は、複数のセルアレイと、複数のセルアける第1の額回路は、では対応した動作を制御する第1のを持ち、では、複数のセルアレイブロックと、複数のセルアレイブロックの動作を制御する第2の制御回路より構成のサブテックで全体を制御する第8の制御回路より構成される。

(作用)

との発明に於ける半導体集積回路は、複数のセルアレイプロックの動作を制御する回路を複数個設け、分割動作をさせるようにしたので、駆動回路の負荷の低減により配線による遅延を低減し、低消費電力化がはかれる。

(実施例)

以下、この発明の一実施例を図について説明する。第1図において、(1)はパッド及び入力初段パッファ、出力最終段領域、(2)はサブチップ制御回

路領域、②はメモリセルアレイブロック、④はサ ブチップである。パッド及び入力初段パッファ、 出力最終段領域(1)は、外部との入出力のためのポ ンディングパッドと、アドレス信号を含めた入力 信号の初段のパッファ、出力最終段と、1部の周 辺回路、及びそれらの信号配線とからなる。各サ ブチップの中央に配置されたサブチップ制御回路 領域囚は、各サプチップの制御をつかさどる制御 回路や各サプテップに対応したプリデコーダ等の アドレス系の信号発生回路からなる。メモリセル アレイプロック(3)はチップの 6 4 分の 1 の容量を もつメモリセルアレイと、それに付随するデコー ダ、センスアンプ、入出力ラッチ、及びこのアレ イを駆動する一部の制御回路からなる。サブチァ プ(4)はサブチップ制御回路領域(2)と16個のメモ リセルアレイプロック(3)からなり、それぞれ独立 した回路構成となっている。

第 2 図はメモリセルアレイブロック(3)を示す。 図において、(8a) はメモリセルアレイ、(8b) はセ ンスアンプ及びコラムデーダ、(8e) はロウデコー グ及び制御回路、(8d) は入出力ラッチを示す。

次に本実施例の動作について説明する。ポンデ ィングパッドを介して入力された信号は入力初段 パッファで増幅された後、アドレスにより選択さ れるサブテップの中央に配置されたサブテップ制 御回路領域(2)に行き、そこでアドレスにより特定 のメモリセルアレイブロック(3)が選択され、選択 されたメモリセルアレイプロック(3)に対して書き 込みもしくは読み出しの動作が行なわれる。読み 出し動作の場合、選択されたメモリセルアレイブ ロックほから読み出された信号はサブチップの中 央に配置されたサブチップ制御回路領域はへ送ら れ、そとで増幅された後にパッド及び入力初段パ ッファ、出力最終段領域(1)に送られデータ出力パ ッファを介してポンディングパッドから外部に出 力される。従って、サブチップの中央に配置され たサブチップ制御回路領域(2)で生成された制御信 号やアドレス系の信号はそこからチップの最外端 にあるメモリセルアレイを駆動するとしても、配 ・ 練はチップの短辺の長さの半分程度となり、配線

各サプテップ(4)のサブチップ制御回路領域に入出力されるので、その信号級の本数は少なく、従来例と比べ大差はない。しかも、動作する制御回路はアドレス信号により選択される1つのサブチップ内の制御回路のみとなるので、消費電力も低減される。

の選延はかなり抑えられる。また、プリデコーダ 等のアドレス信号もサブチップ内で必要な本数の みに抑えられる。そのため、サブチップ制御回路 領域(2)の各回路の負荷は小さく抑えられるととも に必要な回路数も減るので、制御回路領域全体の 面積も従来例と比較して遜色ないものとなる。し かし、サブテップ制御回路領域②で生成される信 号の種類は依然として外部から入出力される信号 の数倍となるため、メモリセルアレイを駆動する 一部の信号はメモリセルアレイブロック(3)内に配 置されている。そして、選択されたメモリセルア レイのみ動作する構成となっている。このことに よりサブテップ制御回路領域(2)から各メモリセル アレイプロック (3) に送られる信号の本数を譲らす とともにメモリセルアレイを駆動する信号を発生 する回路の負荷を減少させ、高速化及び低消費電 力化のための工夫がなされている。サブチップ制 御回路領域(3)はサプチップ毎に配置されているた め、制御回路間の信号配線の距離は従来例に比べ 短くなっている。 ポンディングパッドを介して入 出力される信号は初段のパッファを介するのみで

セルアレイと、それに付随するデコーダ、センスアンプ、入出力ラッチ、及びこのアレイを駆動する一部の制御回路からなる。サブチップ(6) はサブチップ(制御回路領域(5) と 8 個のメモリセルアレイブロック(3) からなり、それぞれ独立した回路構成となっている。

なお、第8図の動作は第1図の動作と同じであるので説明は省略する。

〔発明の効果〕

以上のようにこの発明によれば、チップをサブチップに分割し、各サブチップ毎に制御回路を配置しサブチップ毎の分割動作とするとともに、さらにサブチップを複数のメモリセルアレイブロック毎の分割動作をするようにしたので、チップ面積を増大を抑え、配線による選延を減少させるとともに低消費電力の半導体集積回路を得られるという効果がある。


4 図面の簡単な説明

第1図はこの発明の一実施例による半導体メモ

りを示す図、第8図は第1図に示されているメモ リセルアレイブロックを示す図、第8図はこの発 明の他の突臨例による半導体メモリを示す図、鐚 4 図は従来の半退体メモリを示す図である。

図において、(1)はパッド及び入力初段パッファ、 出力最終段領域、②、⑤はサブチップ制御回路領 戯、(3)、(9)はメモリセルアレイブロック、(8a)は メモリセルアレイ、 (8b) はセンスアンプ及びコラ ムデコーダ、(80)はロウデコーダ及び制御回路、 (8d) は入出力ラッチ、(4)、(6) はサブテップである。 なお、各関中、同一符号は同一、又は相当部分 を示す。

> 大岩坳雄 代理人




Ja:メモリセルアレイ

Jb:センスアンフ・及びコラムデコータ

JC:ロウデコーダ及び制御回路

Jd:入出カラッケ




1:パッドオび入力初段バッファ出力最終段領域

2:サバナップ制御回路領域

3: メモリセルアレイブロック


4: サブケッフ°



5:サブチップ制卸回路領域

6:サブチッフ°

第4図



第1頁の続き

⑫発 明 者 諏 訪 真 人 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑫発 明 者 木 下 充 矢 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内